아주 좋은질문입니다. 저도 정확한답은잘 모르지만 small signal model 로바꿨을때.  d,g,s에따라 open 단자와 close 단자가 바뀌지않습니까? 거기서 답을 생각해보시면 될듯하네요. Small signal model이 키워드인듯하네요.

회로이론에서 super position 원리를 생각하시면 될 것 같습니다. 출력 저항을 구할때에는 출력쪽에 test 전압을 달고 나서 전압전류 관계로 출력저항을 구하게 되는데요. 이때 입력쪽에 voltage source는 제거해야합니다. ideal voltage source는 저항이 0이기 때문에 short로 놓은 상태에서 구하면 됩니다. 입력저항을 구할때는 원래 입력쪽에 있던 voltage source를 test 전압으로 놓고 전압전류관계를 확인해서 입력저항을 알 수 있습니다. 이때는 다른 voltage source가 없기때문에 기존 회로 그대로 해석합니다. 아마 출력쪽을 open시키는 이유는 load저항을 고려하지 않고 구하는 경우인 것 같습니다.