다른 사람들 의견

• 백수 (02-10-24 16:35)

    Synchronouse DRAM 만의 특징이아니라, DRAM (Dynamic Random Access Memory), 혹은 SRAM(static RAM) 에서 같이 사용할 수 있는 기술입니다. precharge 는 bit line 들의 기생 캐패시턴스가 셀 캐패시턴스 보다 큰 경우에 사용하면, 신호대 잡음비를 높일 수 있는 한 방법입니다. DRAM 만의 특징은 refresh 이죠.

  Synchronouse DRAM 만의 특징이아니라, DRAM (Dynamic Random Access Memory), 혹은 SRAM(static RAM) 에서 같이 사용할 수 있는 기술입니다. precharge 는 bit line 들의 기생 캐패시턴스가 셀 캐패시턴스 보다 큰 경우에 사용하면, 신호대 잡음비를 높일 수 있는 한 방법입니다. DRAM 만의 특징은 refresh 이죠.
• .... (02-10-24 21:27)

    snr 도 그렇지만...precharge 를 하는 이유는 속도지요. bit line에 센스 앰프 물려 놓고 각 셀의 캐패시터에 연결된 스위치를 닫으면 입력되는 charge 에 따라 high 가거나 low 로 떨어지게 되는데, (0->vdd, 0->0 디퍼런셜 구성이라 출력이 둘입니다.) bit line 마다 물려있는 sense 앰프가 그리 좋은 성능이 아니기 때문에 풀스윙을 하려면 많은 시간이 필요하게 됩니다. 따라서 미리 bit line vdd/2 로 미리 충전을 해놓으면 sensing 하는데 있어 프리차지 안할때에 비해 대략 그 절반의 속도만 필요하게 되지요.(vdd/2->0, vdd/2->vdd) 자세한 것은 관련 서적을 참조하세요. idec 에서 한글책도 많이 나왔더만요.

  snr 도 그렇지만...precharge 를 하는 이유는 속도지요. bit line에 센스 앰프 물려 놓고 각 셀의 캐패시터에 연결된 스위치를 닫으면 입력되는 charge 에 따라 high 가거나 low 로 떨어지게 되는데, (0->vdd, 0->0 디퍼런셜 구성이라 출력이 둘입니다.) bit line 마다 물려있는 sense 앰프가 그리 좋은 성능이 아니기 때문에 풀스윙을 하려면 많은 시간이 필요하게 됩니다. 따라서 미리 bit line vdd/2 로 미리 충전을 해놓으면 sensing 하는데 있어 프리차지 안할때에 비해 대략 그 절반의 속도만 필요하게 되지요.(vdd/2->0, vdd/2->vdd) 자세한 것은 관련 서적을 참조하세요. idec 에서 한글책도 많이 나왔더만요.
• 백수 (02-10-24 23:51)

    Precharge 를 vdd/2 로만 사용하는 것은 아닙니다. vdd 로 사용하는 경우도 있지요. 물론, 속도도 당연히 고려의 대상이지요. 하지만, 센스앰프가 풀스윙을 도와주는 것이지, 풀 스윙을 센싱하는 것이 아니라는 것을 이해해 주세요.

  Precharge 를 vdd/2 로만 사용하는 것은 아닙니다. vdd 로 사용하는 경우도 있지요. 물론, 속도도 당연히 고려의 대상이지요. 하지만, 센스앰프가 풀스윙을 도와주는 것이지, 풀 스윙을 센싱하는 것이 아니라는 것을 이해해 주세요.
• .... (02-10-25 14:16)

    vdd precharge 는 nmos 시절에 사용하였습니다. nmos만 사용할 수 있으므로 캐패시터 부하에 전류를 끌어내기는 쉬웠던 반면에 공급하기는 어려웠기 때문에 vdd precharge 를 했더랬습니다. 근데 현재 cmos 공정에서는 앞에서 말했던 속도 문제로 거의 대부분이 vdd/2 를 사용합니다... cell cap의 미소한 charge의 유입에 따른 두 bit 라인의 전압차를 증폭시켜서 logic high 냐 low 냐를 결정하므로 전하를 유입시키기 전에 출발점을 맞춰주지 않음 안되겠지요. 그래서 precharge 를 하는거네요. 지금 보니까 백수님의 답이 훨씬 좋네요. 제 답은 동문서답?..그리고..이미 풀스윙한걸 센싱한 이유는 없지요. 버퍼라 하면 모를까. 백수님은 농담도 잘하시네요.

  vdd precharge 는 nmos 시절에 사용하였습니다. nmos만 사용할 수 있으므로 캐패시터 부하에 전류를 끌어내기는 쉬웠던 반면에 공급하기는 어려웠기 때문에 vdd precharge 를 했더랬습니다. 근데 현재 cmos 공정에서는 앞에서 말했던 속도 문제로 거의 대부분이 vdd/2 를 사용합니다... cell cap의 미소한 charge의 유입에 따른 두 bit 라인의 전압차를 증폭시켜서 logic high 냐 low 냐를 결정하므로 전하를 유입시키기 전에 출발점을 맞춰주지 않음 안되겠지요. 그래서 precharge 를 하는거네요. 지금 보니까 백수님의 답이 훨씬 좋네요. 제 답은 동문서답?..그리고..이미 풀스윙한걸 센싱한 이유는 없지요. 버퍼라 하면 모를까. 백수님은 농담도 잘하시네요.
• 백수 (02-10-25 17:27)

    말씀하시는 속도는 precharge 에 걸리는 시간이지요? 센싱에 걸리는 시간은 아니라고 이해합니다. precharge 에 걸리는 시간은 걸어주는 전압과 관계가 있지요. 하지만, vdd/2 를 사용하게 되면, 또다른 전원발생장치가 필요하게 되는 셈이고, 금속 배선에 한층이 더 생기는 것과 같은 부하가 걸립니다. 물론 이런 것들을 종합적으로 고려해서 최종 결정됩니다만, 신뢰성믈 강조하는 경우에는 vdd 를 쓰는 것이 좋습니다.

  말씀하시는 속도는 precharge 에 걸리는 시간이지요? 센싱에 걸리는 시간은 아니라고 이해합니다. precharge 에 걸리는 시간은 걸어주는 전압과 관계가 있지요. 하지만, vdd/2 를 사용하게 되면, 또다른 전원발생장치가 필요하게 되는 셈이고, 금속 배선에 한층이 더 생기는 것과 같은 부하가 걸립니다. 물론 이런 것들을 종합적으로 고려해서 최종 결정됩니다만, 신뢰성믈 강조하는 경우에는 vdd 를 쓰는 것이 좋습니다.
• .... (02-10-25 19:14)

    센싱에 걸리는 속도입니다. 프리 차지는 전류 구동이 쉽기 때문에 vdd로 하나 vdd/2 로 하나 시간 차가 크지 않습니다. 그러나 sense 앰프는 각 bit 라인마다 있기 때문에 성능보단 사이즈를 줄이기 위해 최적화 되거든요. 그래서 전류 드라이브 능력이 매우 떨어집니다. 아무래도 같은 slew rate 에선 vdd->0 보단 vdd/2->0 쪽이 빠르니까요.... 물론 간단한 시스템이 신뢰도가 높습니다. 같은 일을 한다면 복잡한 구조를 선택할 이유가 없지요. 어플리케이션에 따라 어떤 특성를 최적화시킬지는 설계자의 몫이겠고요.

  센싱에 걸리는 속도입니다. 프리 차지는 전류 구동이 쉽기 때문에 vdd로 하나 vdd/2 로 하나 시간 차가 크지 않습니다. 그러나 sense 앰프는 각 bit 라인마다 있기 때문에 성능보단 사이즈를 줄이기 위해 최적화 되거든요. 그래서 전류 드라이브 능력이 매우 떨어집니다. 아무래도 같은 slew rate 에선 vdd->0 보단 vdd/2->0 쪽이 빠르니까요.... 물론 간단한 시스템이 신뢰도가 높습니다. 같은 일을 한다면 복잡한 구조를 선택할 이유가 없지요. 어플리케이션에 따라 어떤 특성를 최적화시킬지는 설계자의 몫이겠고요.