MOS capacitor에서 질문
- 글쓴이
- meatball
- 등록일
- 2013-04-07 02:16
- 조회
- 5,394회
- 추천
- 0건
- 댓글
- 1건
관련링크
안녕하세요.
MOS cap을 생각하다 헷갈리는게 생겼는데,
며칠을 생각해봐도 제가 어느 부분에서 틀린건지 모르겠어서
고수님들께 질문을 드립니다.
우선..
어느 소자 책을 보든 잘 나와 있듯이 n-모스캡에서
게이트에 Vt 이상의 전압을 인가하면,
기판 표면에 전자가 유기되고, 표면 전위는 상승합니다..
그런데, 관점을 바꾸어서 생각을 해보면..
당연히 Vgb가 (+)전압이니 표면 전위도 올라가는게 맞고,
캡 양단에서 gate에 (+)전압을 걸었으니 반대편 기판 표면은 전자가 유기되는 것도 맞습니다만..
기판 표면에 없던 전자가 생겼는데 표면 전위가 내려가지 않고 올라가는게
갑자기 이상하단 생각이 들었습니다.
(+) charge가 생기면 전위가 올라가고, (-) charge가 생기면 전위가 내려가는 것 아닌지요?
예를 들어,
플래시 메모리에서 floating gate에 전자를 주입하면 floating gate의 전위는
전자가 없을 때 대비 내려가게 되지 않습니까..
ZRAM(1T DRAM)에서 생각해봐도 기판에 홀을 저장하면 기판 전위가 올라가고요..
근데 왜 모스캡에서는 전자가 생겼는데 오히려 전위가 올라가는 걸까요..
소자 책 이론을 부정하는 것 아닙니다.
Inversion 일때는 당연히 전자 생기고, 표면 전위는 올라가는게 맞다고 생각하는데
위에 예를 들어 놓은 것과 같은 관점에서 생각해보니 이런 방법으로는 어째 설명을 못하겠어서
제가 뭘 헷갈리고 있는지 알려주셨으면 합니다.
(간단하게 써주시면 제가 잘 이해를 못합니다. 자세하게 설명해 주시면 감사하겠습니다...)
MOS cap을 생각하다 헷갈리는게 생겼는데,
며칠을 생각해봐도 제가 어느 부분에서 틀린건지 모르겠어서
고수님들께 질문을 드립니다.
우선..
어느 소자 책을 보든 잘 나와 있듯이 n-모스캡에서
게이트에 Vt 이상의 전압을 인가하면,
기판 표면에 전자가 유기되고, 표면 전위는 상승합니다..
그런데, 관점을 바꾸어서 생각을 해보면..
당연히 Vgb가 (+)전압이니 표면 전위도 올라가는게 맞고,
캡 양단에서 gate에 (+)전압을 걸었으니 반대편 기판 표면은 전자가 유기되는 것도 맞습니다만..
기판 표면에 없던 전자가 생겼는데 표면 전위가 내려가지 않고 올라가는게
갑자기 이상하단 생각이 들었습니다.
(+) charge가 생기면 전위가 올라가고, (-) charge가 생기면 전위가 내려가는 것 아닌지요?
예를 들어,
플래시 메모리에서 floating gate에 전자를 주입하면 floating gate의 전위는
전자가 없을 때 대비 내려가게 되지 않습니까..
ZRAM(1T DRAM)에서 생각해봐도 기판에 홀을 저장하면 기판 전위가 올라가고요..
근데 왜 모스캡에서는 전자가 생겼는데 오히려 전위가 올라가는 걸까요..
소자 책 이론을 부정하는 것 아닙니다.
Inversion 일때는 당연히 전자 생기고, 표면 전위는 올라가는게 맞다고 생각하는데
위에 예를 들어 놓은 것과 같은 관점에서 생각해보니 이런 방법으로는 어째 설명을 못하겠어서
제가 뭘 헷갈리고 있는지 알려주셨으면 합니다.
(간단하게 써주시면 제가 잘 이해를 못합니다. 자세하게 설명해 주시면 감사하겠습니다...)
다른 사람들 의견
-
JH KIM
()
게이트 전압 인가 -> 표면 전위 상승 -> 표면으로 전자가 모여듬 -> 모여든 전자에서 기판쪽으로 확산되는 전자도 생김 -> 일정한 전자가 모이면 전위차에 의한 전자의 유입과 확산에 의한 유출이 동일한 평형상태가 됨. 물론 기판 표면으로 모여든 전자에 의해 감소되는 전위 성분도 있습니다.
