반도체 공정과정 중에!! 역추적

글쓴이
mikamikaa
등록일
2020-09-10 22:56
조회
457회
추천
0건
댓글
7건
반도체 공정과정중에, 어떤 특정라인에서 문제가 생겨서 뒷 공정까지 영향을 주었을경우
문제가 처음 발생된 공정이 어디인지 찾아갈려면 어떤방법을 사용하나요?

그러니까 문제가 된 공정의 역추적은 어떻게 하는지 궁금합니다.

  • 슈크림 ()

    일반적은 반도체 공정은 웨이퍼 표면에 회로를 적층하는 방식으로 만듭니다. 따라서 일단 잘라서 단면을 확인해보면 되겠죠. 정상적인 구조와 비교해서 해당 layer에서 이상점이 발견되거나 그렇게해서 구조적인 문제가 전자현미경으로 보인다면 간단 하겠지만 아니라면 문제의 특성에 따라서 근접 공정 부근을 뒤지는 수 밖에 없습니다.

    일반적인 불량추적의 경우를 말씀드린 것이고, 질문하신대로 특정라인(공정)에서 문제개 생겨서 뒷 공정까지 영향을 끼치는 상황이라면 문제가 공정을 지나면서 누적될테니 팹 아웃에서 수율이 크게 떨어지는 상황일 겁니다. 거의 사고에 가까울 것 같구요. 수율은 어느정도 나오는데 의심이 가는 공정이나 기기를 추적 하려면 이미 팹아웃 되어 나온 데이터를 놓고서 요인분석같은 연관성 테스트를 해봐야겠죠.

  • 댓글의 댓글 mikamikaa ()

    귀한 지식 나누어주셔서 정말 감사합니다!!
    전자현미경이나, 예상되는 지점 찾아보기, 펩아웃 된 데이터를 놓고 요인분석을 해보면
    어떤 공정이 문제인지 파악할 수 있겠군요!!

    혹시 그렇다면, 펩리스로 부터 칩 주문을 받고, 공정을 설계하는 과정에서

    문제가 발생한 공정의 역추적과 개선이 용이할수 있도록, 초기에 공정을 설계 혹은 배치 할 수 있는 방법도 있을까요?

  • 댓글의 댓글 슈크림 ()

    팹리스 생산 과정에서 QC/QA가 용이하도록 초기에 "공정을 설계 혹은 배치"한다는게 어떤 차원의 의미로 말씀하신 건지 잘 모르겠습니다. 정말 반도체 라인을 셋업하는 수준에서 말씀하시는 건지 팹리스 의뢰를 하는 클라이언트 입장에서 말씀인지요.

    반도체 설계단에서 말씀이라면 이미 생산라인에 따라서 자체적인 설계 메뉴얼이 이미 있을 겁니다. 해당 라인에서 소화 가능한 공정 수준이 있을테니까요. 포토에칭 가능한 공정사이즈 부터 어떤종류의 패턴이 수율확보가 더 높다던가 하는...추적과 개선의 용이성을 위해서 설계 시에 더미 패턴공정을 일부러 삽입할수도 있겠죠. 특정 구조를 심어놓고 나중에 확인해서 이게 무너지는 것들이 보인다면 실제 칩단위에서도 문제가 될거라고 가정할 수 있구요.

    라인을 증설하는 단위에서 말씀하신거라면 완전히 다른차원의 이야기일거구요. ㅎㅎ

  • 댓글의 댓글 mikamikaa ()

    넵넵 맞습니다!! 반도체 설계단에서의 질의였습니다 ㅎㅎㅎ
    반도체 공정 학사 전공자이지만 지식이 모자라  항상 궁금했던 부분인데,
    이렇게 친히 알려주셔서 진심으로 감사하다는 말씀 드립니다.....
    행복한 하루 되셨으면 합니다!! 답변 감사합니다!!

  • 돌아온백수 ()

    애고.... 전자현미경으로 본다는게 cross section 을 본다는 의미인가요? 이게 말이 쉽지 무척 복잡한 작업이에요. 12 인치 웨이퍼에서 특정한 위치를 그것도 나노미터 단위로 찾아가서 잘라서 본다는 얘기인데....

    혹시라도 잘못된 개념을 가지실까봐 노파심에서 말씀드립니다.

    그런 방식은 너무 돈과 시간이 많이 들어요.

    실계에서 미리 단위공정의 품질을 체크 할 수 있는 테스트 회로를 만들어야 합니다. 그리고, 테스터 장비로 통계적인 품질이 빠른시간에 검사 될 수 있게 해야 하는것이 질문에 더 적합한 대답으로 보입니다.

  • 댓글의 댓글 슈크림 ()

    돌백님 말씀도 맞습니다. 모든 검사과정마다 웨이퍼 시료 잘라서 확인한다는게 어렵지요. 그래서 공정관리 담당과 매 공정부서마다 시료 용으로 자를 수 있는 할당량이 제한되어 있는 것도 그렇구요. 그래서 방지 차 더미패턴등을 이용한다 덧붙인 것인데요. 하지만 테스트 패턴을 만들어서 중간중간에 검사한다는 건 사실상 전후 공정에 얼럿을 보내는게 목적인 공정관리 차원에서 봐야 할 것 같습니다. 실제로 관리 스펙도 수율에 영향이 없는선에서 정해두고 해당 스펙을 벗어나면 관련 공정이나 기기를 자동적으로 제외하고 신호를 보내는 식으로 관리되니까요.

    질문자님이 물어보신대로 문제가 이미 생겨서 뒷공정까지 영향을 주는 경우 트랙킹하는 케이스라면, 일단 SEM부터 쪼개서 확인하고 테스트공정과 팹아웃 데이터에 따라서 연관성테스트를 뽑는게 현실적으로 취하는 기본 프로세스일 겁니다.

    돌백님이야 전문가분이시니 제가 토를 달겠습니까만.. 원글님이 학생 분 같아서 두가지 안에 차이라면 차이가 있다고 현업(이었던) 입장에서 말씀드립니다.

  • 늘그대로 ()

    어떤 공장이든 공정의 기본 베이스라인이 있습니다. 각 디바이스 간의 거리가 얼마이고, 어떤 것을 체크하고.... 그 것을 벗어난 디바이스의 생산은 아마도 받아주지 않을 겁니다. 반도체 설계라고 하는 것도 이 베이스라인을 기본으로 하기 때문에 어떤 문제가 발생해서 설계를 바꾼다라는 개념은 좀 이해하기 힘듭니다.

    공정에서 사고성으로 어떤 불량이 발생했을 경우, 그 즉시 발견해서 전,후 생산물에 미치는 영향을 최소화하기 위해서 공정 중간에서 꾸준히 검사를 합니다.

목록
다음
삼성전자 회로설계


과학기술Q&A

게시판 리스트
번호 제목 글쓴이 등록일 조회 추천
열람중 반도체 공정과정 중에!! 역추적 댓글 7 mikamikaa 09-10 458 0
4268 삼성전자 회로설계 댓글 2 jggee 08-15 1161 0
4267 아날로그 반도체와 아날로그 회로 설계 댓글 4 jggee 08-07 865 0
4266 거대과학시설을 완공하기까지의 일련의 과정이 궁금합니다. 댓글 2 붉은밭 07-05 835 0
4265 배달 물류 파이프라인에 대한 제 상상입니다 댓글 4 날아오르닷 07-01 819 0
4264 제품 환경시험(진동/충격) 관련해서 정보를 얻고 싶은데 방산가고싶다 06-03 499 0
4263 지역별 인구 분포 (2018 기준) 댓글 2 시간 04-13 897 0
4262 연령별 인구수: 총선 예측 댓글 3 시간 04-13 1089 0
4261 countries by hospital beds (나라별 병동수 순위) 댓글 7 시간 03-18 879 0
4260 회로설계를 AI 가?? 댓글 5 겸손 03-02 1550 0
4259 저녁, 2시간 숙면후 몸무게 차이(질량 보존의 법칙?) 댓글 1 베컴므 03-01 932 0
4258 반도체 공정관련 질문드립니다! 과학지식없음 01-31 764 0
4257 우라늄 원심분리기 구조, 원리에 대해 알고 싶습니다. 댓글 2 멍~ 01-19 693 0
4256 유기발광층 굴절률 문의 댓글 1 dfjkasd 01-13 675 0
4255 무전해 니켈(Ni) 도금 두께,, 문의.. 댓글 1 방산가고싶다 12-13 1011 0
4254 tensor field에 관한 질문 rpw2019 10-24 813 0
4253 디지털논리회로 너무어려워요 문제가 ㅠ 도와주세요 댓글 2 빵꾸똥꾸 10-24 1638 0
4252 반도체 웨이퍼를 연마하게 되면 가운데 부분이 볼록하게 된다는데요.. 가운데를 오목하게 연마하는 방법이 뭐가… 댓글 1 parkice 10-16 1252 0
4251 아크릴레이트 < > 아크릴 폴리머,, 비전공자 질문.. 방산가고싶다 10-08 891 0
4250 왜 AlN가 세라믹임에도 불구하고 높은 열전도를 가지는지 궁금합니다. 댓글 2 재료과생 10-03 1295 0


랜덤글로 점프
과학기술인이 한국의 미래를 만듭니다.
© 2002 - 2015 scieng.net
모바일 버전으로 보기